N4916B 去加重信号转换器和可选时钟倍频器

使用信号去加重技术对多千兆位串行接口进行精确表征：

• 可针对 0 至 12 dB 的 1 个前光标（pre-cursor）和 2 个后光标（post-cursor）调节去加重
• 支持 660 Mb/s 至 10.5 Gb/s 的数据速率
• 容忍非平衡码型
• 不影响抖动
• 可作为 J-BERT N4903A/B、ParBERT 81250A 或其他码型发生器的前端灵活使用
• 可选的时钟倍频器（选件 001）
• 体积小巧
• 可通过 J-BERT N4903B 或独立编程

信号去加重的原因是什么？

去加重技术适合在以千兆位数据速率传输数字电信号的过程中使用。去加重是一个信号预失真，旨在补偿在 PC 电路板轨迹、背板或长电缆上以千兆位速率传输电信号时引起的信号质量下降。鉴于下一代串行总线标准的速度将超过 5 Gb/s，工程师将需要进行复杂的去加重和多分接有限脉冲响应（FIR）过滤。

许多常见的高速数字接口都使用去加重技术，例如 PCI Express®、SATA、USB3、QPI、、IEEE 802.3 背板（10GBASE-KR、40GBASE-KR4）。

N4916B 提供什么功能？

全新 N4916B 去加重信号转换器使研发和测试工程师能够精确地仿真发射机去加重。

N4916B 可使用 1 个前光标（pre-cursor）和 2 个后光标（post-cursor）仿真发射机去加重，并独立调节高达 12.0 dB 的去加重电平。通过直流耦合，它能够容忍训练序列中常出现的非平衡码型流。当使用数据和时钟信号上的抖动进行激励时，N4916B 不会对抖动造成影响，能够仿真期望接收机会容忍的真实去加重和抖动条件。去加重还可补偿由电缆、夹具或测试仪中的测试电路板引起的失真，从而获得更精确的器件表征结果。

N4916B 的时钟倍频选件提供什么功能？

时钟倍频器选件可使用半速率时钟对器件进行误码计数和误码分析。要使用 J-BERT N4903A/B 的误码、眼图或抖动分析功能，则需要使用全速率时钟。

它与 N4916A 的主要差别是什么？

• 3 个可调节的光标（N4916A 有 1 个后光标（post-cursor），足以测试 < 5 Gb/s 的数据速率）
• 可选的时钟倍频器
• 独立的用户界面
• 的数据速率