eDP Generator / Analyzer来设计与验证ALPM

为了推动创新，任何产品设计都强调在提供高性能的同时节省功耗。 就移动显示效率而言，Embedded DisplayPort 也不例外。

如何透过SV5C-eDP Generator and eDP Analyzer来设计与验证ALPM

SV5C-eDP Generator的优势之一就是提供了完整的eDP总线上所有的讯号输出，用于产生影像、建立通信链接以及在main link和 AUX的指令之间创建精确的时序关系。

工程师可以透过灵活的指令编辑环境来创造出功能性以及发送连续图像的压力性测试，来验证DDIC或是面板的接收能力极限。例如，SV5C-eDP generator允许工程师发送任何的指令，

例如“phySleep”。当然，你也可以发出另一个 AUX_WAKE 命令，来验证DDIC或TCON能够如你预期的快速恢复至正常运作的fast training过程。

同时，SV5C支持Embedded DisplayPort(eDP) v1.5与Display Port(DP) ；支持连续的Data Rate范围；支持任意控制输出通道数从1Lane到4Lanes与Auxiliary Channel；

支持独立控制每个输出信道的电压摆幅与共膜电压(common mode voltage)；支持提供多项物理层控制能力，jitter injection, sinusoidal voltage noise injection, per-wire timing skew。

eDP Generator / Analyzer来设计与验证ALPM

下方是透过Introspect eDP Analyzer所撷取到的总线封包，他呈现出了Generator进行ALPM测试时，待测物在接收到PHU_SLEEP后自行关闭，然后，Generator再发送 AUX_WAKE指令，

紧接着是fast training（TPS1 和 TPS2）。 然后，再传输下一帧的图像。

eDP Generator / Analyzer来设计与验证ALPM